Введение в технологию ASIC | Различные типы, схема проектирования, приложения

В этом руководстве мы увидим базовое введение в ASIC, каковы различные типы методов проектирования ASIC, процесс проектирования ASIC, приложения и многое другое. Краткое введение Краткая история ASIC Каковы различные типы ASIC? -Настраиваемый массив ASICGate ASICСтандартная ячейка ASICDesign FlowApplicationsIntroduction В широком смысле, специализированная интегральная схема или просто ASIC может быть определена как интегральная схема, настроенная для конкретного приложения или конечного использования, а не для использования в общих целях. Некоторыми базовыми примерами ASIC являются IC в DVD-плеере для декодирования информации на оптическом диске или IC, разработанная как контроллер заряда для литий-ионных батарей. ASIC сильно отличаются от других стандартных IC, таких как микропроцессоры или памяти, поскольку они предназначены для можно использовать в широком спектре приложений. Напротив, ASIC может использоваться только в приложении, для работы с которым он был специально разработан. Из-за специфического для приложения индивидуального характера ASIC они часто обладают большей функциональностью, в то же время будучи небольшими по размеру, потребляют меньше энергии и рассеивают меньше энергии. тепло по сравнению со стандартным решением IC. Другое главное отличие между стандартными микросхемами, такими как Memories, например, и ASIC, заключается в том, что разработчик ASIC может быть непосредственно заказчиком, который может иметь более четкое представление о приложении. С начала 1980-х годов мир интегральных схем сильно изменился. под влиянием ASIC. Они несут ответственность за расширение полупроводниковой промышленности, изменение бизнес-модели интегральных схем и значительное увеличение числа разработчиков и инженеров-конструкторов ИС. ASIC также повлияли на всю экосистему проектирования и производства полупроводников, такую ​​как проектирование систем, изготовление и производственный процесс. , тестирование и упаковка, а также инструменты САПР. Краткая история ASIC Происхождение ASIC можно проследить, по крайней мере, за 20 лет до разработки Masked ROM (постоянное запоминающее устройство). В начале 1970-х годов была представлена ​​концепция вентильных массивов и стандартных ячеек, но в течение 1980-х технология ASIC заняла видное место на рынке ИС во всем мире. Именно в этот период несколько производителей и поставщиков полупроводников, особенно из Япония доминировала на рынке ASIC и считается специалистами по ASIC.Каковы различные типы ASIC? История дизайна и технологии ASIC может характеризоваться постоянным ростом и развитием различных стилей дизайна ASIC. Статистически, ASIC на основе КМОП-матрицы являются доминирующим типом, но есть несколько других типов конструкций ASIC. В принципе, все ASIC можно разделить на три типа. К ним относятся: Полностью настраиваемые ASIC; Пол - специализированные ASIC; Программируемые ИС; Полу-нестандартные ASIC снова делятся на конструкции на основе вентильных массивов и конструкции на основе ячеек. Массивы вентилей далее делятся на массивы с каналами и без каналов, в то время как конструкции на основе ячеек делятся на стандартные ячейки и макроячейки. С учетом программируемых ИС, все программируемые логические устройства, такие как PAL, PLA, PLD на основе EPROM (EPLD), PLD на основе EEPROM (EEPLD) и программируемые устройства, такие как FPGA, попадают в эту категорию. На следующем изображении показаны различные типы ASIC, а также подкатегории каждого типа. Давайте теперь кратко рассмотрим некоторые из важных типов ASIC. ASIC В полностью настраиваемой ASIC все логические ячейки, схемы и схемы разработаны специально для этой конкретной ASIC с нуля. Разработчик может выбрать полностью настраиваемый дизайн ASIC только в том случае, если он считает, что либо существующие библиотеки недостаточно быстры, либо логические ячейки не малы, либо потребление энергии велико. он обеспечивает максимально возможную производительность при минимально возможном размере кристалла. Но за такую ​​высокую производительность и малый размер приходится расплачиваться увеличенным временем разработки, сложным дизайном и общей стоимостью самой ИС. Некоторые из наиболее распространенных полностью настраиваемых ASIS - это микропроцессоры, памяти, аналоговые процессоры, устройства аналоговой / цифровой связи, датчики, Преобразователи, высоковольтные ИС для автомобилей и т. Д. Ниже приведен образец конструкции затвора NAND с 2 входами на основе КМОП, где каждый уровень определен. Были разработаны ASIC, множество других подходов к проектированию, которые получили название Semi-Custom ASIC Designs. Обычно самый низкий уровень иерархии, задействованный в полу-нестандартном дизайне, - это логический уровень или уровень шлюза. Это контрастирует с полностью настраиваемой работой, где может быть задействован отдельный транзистор конструкции и компоновки. Как упоминалось ранее, частично настраиваемая конструкция ASIS может быть далее разделена на массивы затворов и стандартные ячейки. Давайте немного поговорим об этих типах. Основываясь на проекте заказчика и взаимосвязи, полученной в результате этого проекта, поставщик кремния предоставляет эти базовые пластины. Таким образом, базовая пластина является индивидуальной для клиента, поскольку она спроектирована на основе предоставленных заказчиком соединений между транзисторами матрицы затворов. Матрицы затворов снова делятся на два типа, которые называются каналированной затворной решеткой и бесканальной затворной решеткой. В каналированных вентильных массивах взаимосвязи между логическими ячейками выполняются в заранее определенных каналах между строками логических ячеек. В случае массивов вентилей без каналов соединения выполняются на верхнем металлическом слое поверх логических ячеек. ASIC на основе стандартных ячеек ASICA использует заранее спроектированные логические ячейки, такие как вентили, мультиплексоры, триггеры, сумматоры и т. Д. Эти логические ячейки известны как стандартные ячейки, которые уже разработаны и хранятся в библиотеке. Эта библиотека импортируется в инструмент САПР, и проектирование может выполняться с использованием компонентов библиотеки в качестве входных данных. Как правило, проекты на основе стандартных ячеек организованы в виде рядов ячеек постоянной высоты на микросхеме, как ряд кирпичей. В сочетании с компонентами логического уровня стандартные конструкции на основе ячеек могут использоваться для реализации сложных функций, таких как умножители и массивы памяти. Стандартная конструкция ячеек также может содержать более крупные и более сложные предварительно спроектированные ячейки, такие как микроконтроллеры или микропроцессоры. Эти более крупные ячейки называются Megacells. Design Flow До сих пор вы видели краткое введение в ASIC, а также несколько важных типов ASIC. В этом разделе мы попытаемся вкратце понять конкретный поток процессов и процедуры, связанные с проектированием и разработкой ASIC. На следующем изображении показан типичный процесс проектирования, задействованный при проектировании полу-пользовательских ASIC. Его можно в основном разделить на 10 шагов. Вход в проект: на этом этапе логический дизайн создается с использованием языка описания оборудования (HDL), такого как VHDL или Verilog, или с помощью входа в схему. Синтез логики: после того, как логика спроектирована с использованием HDL или Schematic entry, следующим шагом является извлечение описания логических ячеек и их взаимосвязей. Эта информация также называется списком цепей. Разделение системы: следующим шагом является логическое разделение всей системы на небольшие блоки размером с ASIC. Имитация перед компоновкой: перед тем, как перейти к фактической физической компоновке конструкции, инструмент симуляции проверяет схему на наличие правильная работа. Фактически, этот процесс выполняется на каждом этапе, так что если будут обнаружены какие-либо ошибки, то их будет легко исправить на этом этапе. Процесс до этого шага обычно рассматривается как логический дизайн. Шаги после этого связаны с фактическим физическим расположением конструкции. Планирование этажа: Первый шаг в физическом проектировании - размещение всех блоков схемы на микросхеме. Размещение: на этом этапе расположение логических ячеек в микросхеме. Маршрутизация: После того, как размещение блоков и ячеек завершено, пора создать соединения между ячейками и блоками. Извлечение: Следующим шагом является определение сопротивления и емкости ранее выполненных взаимосвязей, поскольку они определяют задержку сигнала. Кроме того, на этом этапе рассчитываются задержки. Моделирование после компоновки: после завершения физического проектирования схема снова проверяется на работоспособность. Рассчитанные ранее задержки также принимаются во внимание в процессе моделирования. Проверка правил проектирования (DRC): Заключительный шаг - проверка схемы всей схемы и ее соответствие спецификациям правил проектирования. очень широкие, поскольку они в основном используются везде, где есть потребность в производительности, настройке и размере.

Оставить сообщение 

Список сообщений