Что такое половинный вычитатель: работа и его применение, K-MAP, схема с использованием NAND Gate

Для обработки информации, такой как свет или звук, из одной точки в другую, мы можем использовать аналоговые схемы, подавая соответствующие входы в виде аналоговых сигналов. В этом процессе есть вероятность улавливания шума входными аналоговыми сигналами, и это может привести к потере выходного сигнала, это означает, что какой бы вход мы ни обрабатывали на входном уровне, не равен выходному каскаду. Чтобы преодолеть эти цифровые схемы реализованы. Цифровая схема может быть спроектирована с логическими вентилями. Логические вентили - это электронная схема, которая выполняет логические операции на основе своих входов и выдает на выходе только один бит, либо низкий (логический 0 = нулевое напряжение), либо высокий (логический 1 = высокое напряжение). Комбинационные схемы могут быть разработаны с более чем одним логическим вентилем. Эти схемы быстродействующие и не зависящие от времени, без обратной связи между входом и выходом. Комбинационные схемы полезны для арифметических и булевых операций. Лучшие примеры комбинационных схем включают полусумматор, полный сумматор, полувычитатель, полный вычитатель, мультиплексоры, демультиплексоры, кодировщик и декодер. используется для вычитания двух битов из ввода. Здесь выход вычитателя полностью зависит от текущих входных данных и не зависит от предыдущих этапов. Выходы полувычитателя - разность и тачка. Это похоже на артиметическое вычитание, где, если вычитаемое больше, чем уменьшаемое, мы бы взяли заем B = 1, иначе заимствование оставалось бы нулевым B = 0. Чтобы лучше понять это, давайте обратимся к таблице истинности, показанной ниже. Блок-схема полувычитателя Таблица истинности Таблица истинности полувычитателя показывает выходные значения в соответствии с входными данными, которые применяются на входных каскадах. Таблица истинности разделена на две части. Левая часть обозначается как входной каскад, а правая часть - как выходной каскад. В цифровых схемах вход 0 и вход 1 указывают низкий логический уровень и высокий логический уровень. Согласно конфигурации, низкий логический уровень означает нулевое напряжение, высокий логический уровень означает высокое напряжение (например, 5 В, 7 В, 12 В и т. Д.). Входы Выходы Вход - AInput - BDifference -DBarrow - B 000010 1001111100 Таблица истинности Пояснение Когда входы A и B равны нулю, выходы полувычитателя D и B также равны нулю. Когда вход A высокий, а B равен нулю, разница высока, т. Е. 1 и Барроу равен нулю. найдите уравнение для разницы (D) и Барроу (B). Уравнения для разности-D: Разница высока, когда входы A = 1, B = 0 и A = 0, B = 1. Из этого утверждения D = AB '+ A'B = A⊕B. Согласно уравнению D он обозначает Ex-or gate. D = A⊕B Уравнения для Барроу-B: Барро высокий только тогда, когда вход A низкий, а B высокий. С этого момента уравнение для Барроу B будет: B = A'BB = A'B Из приведенных выше разностных уравнений и уравнений Барроу мы можем спроектировать принципиальную схему полувычитателя, используя K -MapK - Карта Карно упрощает выражение булевой алгебры для схемы половинного вычитателя. Это официальный метод нахождения уравнения булевой алгебры для любой схемы. Давайте решим булевы выражения для схемы полувычитателя, используя K-карту. K-карту для разницы (D) и Барроу (B)K-карта для разности (D) и Барроу (B) Согласно K-карте первая импликанта - это A'B, а вторая импликанта - это AB'.При упрощении этих двух импликантных уравнений мы получим упрощенное уравнение для разности DD = A'B + AB'Тогда D = A⊕B. Это уравнение просто указывает вентиль Ex-OR. Чтобы найти упрощенное логическое выражение для стержня B, нам нужно выполнить тот же процесс, который мы использовали для разницы D. Следовательно, B = A'B. Вычитатель половины с использованием логического элемента NAND и логического элемента NAND и Ворота НОР называются универсальными воротами. Здесь вентиль И-НЕ называется универсальным вентилем, потому что мы можем спроектировать любой тип цифровой схемы с использованием n числовых комбинаций вентилей И-НЕ. Из-за этой особенности вентиль NAND называется универсальным вентилем. Теперь мы проектируем схему полувычитателя с использованием логических элементов И-НЕ.Полувычитатель, реализованный с логическими элементами И-НЕ Мы можем разработать схему полувычитателя с пятью вентилями И-НЕ. Рассмотрим A и B как входы для первого каскада логического элемента И-НЕ, его выход снова подключен как один вход ко второму вентилю И-НЕ. а также третий вентиль И-НЕ. Что касается их входов, он дает выход, и на последнем этапе из вентилей И-НЕ, выход разности D и выход Барроу B будут на их выходе. Окончательное уравнение выхода разности D будет D = A ⊕B и уравнение Барроу B как B = A'B. При использовании различных комбинаций логических элементов И-НЕ для построения полувычитателя окончательные уравнения разности и Барроу будут только D = A⊕B и B = A'B. Половинного вычитателя Существуют различные применения этих вычитателей. Практически их просто анализировать. Некоторые из них перечислены ниже. Для вычитания чисел, находящихся в наименьшей позиции в столбцах, предпочтительны эти вычитатели. Арифметико-логический блок (ALU), присутствующий в процессоре, предпочитает этот блок для вычитания. Чтобы минимизировать искажения в звуке они используются. В зависимости от требуемой операции, половинный вычитатель может увеличивать или уменьшать количество операторов. Половинные вычитатели используются в усилителе. Во время передачи аудиосигналов они используются, чтобы избежать искажений. Таким образом, это все о Схема половинного вычитателя. В условиях реального времени вычитание нескольких чисел битов не может быть выполнено с помощью полувычитателей. Этот недостаток можно преодолеть, используя полный вычитатель.

Оставить сообщение 

Список сообщений